Анализа времена у дизајну ПЦБ велике брзине

За инжењере дизајна дигиталних система, анализа времена је важан део{0}}дизајна ПЦБ-а велике брзине. Нарочито са појавом 100М магистрале, након што брзина ивице сигнала достигне пикосекунде, перформансе система више зависе од предњег- дизајна, што захтева прецизну анализу времена и прорачун на почетку дизајна. Анализа времена и интегритет сигнала су неодвојиви, а добар квалитет сигнала је кључ за обезбеђивање временских односа. Проблеми са квалитетом сигнала узроковани рефлексијом, преслушавањем и другим феноменима ће вероватно довести до промене времена и поремећаја, и то двоје морамо узети у обзир заједно приликом пројектовања.

Полазна тачка временске анализе је одређивање шеме дизајна према успостављању сигнала или временском односу задржавања. Ова метода пролази кроз цео процес пројектовања, укључујући дизајн ИЦ-а, дизајн плоче и дизајн система.

Време{0}}-лета се односи на разлику од тренутка када је сигнал послат до тренутка када је сигнал стабилан на крају пријема и користи се за изражавање кашњења узрокованог ожичењем и оптерећењем . У случају мале брзине, може се одредити приближном методом, али у дизајну штампане плоче велике брзине- мора се одредити методом симулације због фактора као што су оптерећење и ефекат далековода. Након што се одреди време лета, прорачун времена се може применити коришћењем табеле или ручне методе како би се проверило да ли сигнал испуњава захтеве узорка и задржавања сигнала. Слично, обрните овај процес да бисте добили правила дужине рутирања.

Карактеристика режима заједничког такта је да тактове примопредајника обезбеђује заједнички извор такта. Има две карактеристике. Један је да подаци треба да стигну до краја у једном циклусу, а други је да разлика у такту има велики утицај на тајминг.

Обично када се сат и подаци управљају истим типом интерфејса, израчунавање времена треба само да узме у обзир фазну разлику између њих. Ако то није случај, фазну разлику (као што је дужина ожичења) треба подесити према времену лета. Метода у смислу да је рутирање сата података једнаке дужине постаје неефикасна.

У дизајну, други фактори као што су шум пребацивања, интер{0}}сметње међу симболима и не-неидеалне петље имају утицај на фазу сигнала. Због тога, с једне стране, треба разумно додати маргине дизајна у дизајн времена, а са друге стране, морамо усвојити друге методе дизајна како бисмо смањили утицај сметњи.